© 2014 Computer System Engineering Laboratory

現在,CPUをはじめとする集積回路(IC)は大規模・高速化の一途を辿っています.その結果,単一のクロックパルスではクロックスキュー(位相差)の影響が顕著となり,従来の同期式回路による設計手法には限界が近づいています.この問題に対して,構成要素を複数のクロック領域(Clock Domain : CD)に分割し,CD間で非同期的にデータ転送を行うGlobally Asynchronous Locally Synchronous (GALS)システムが注目されています.特にこの種のGALSシステムの速度性能は,非同期的なデータ転送を担う非同期バスの構成法に強く依存します.

GALS型大規模デジタルシステムにおける非同期バスの高効率化

本研究では,GALSシステムに対する新たな非同期バスの構成法としてリングセグメントバス(Ring Segmented Bus : RSB)を提案しています.RSBでは,環状に接続した非同期バスを複数のバス(セグメント)に分割し,データ転送に係るセグメントのみを動的に接続する形態であり,従来の共有バス型に比して約3倍の速度性能を期待できます.また,これらGALSシステムの動作を確率時限ペトリネットでモデル化した上で,解析的手法とモンテカルロ法を併用することによる高速な性能評価法を提案し,それに基づいた性能評価ツールを開発しています.

※本研究は岡山県立大学の回路デザイン研究室(有本研究室)と共同で実施しています.

​Keywords

GALSシステム 非同期バス

ペトリネット   性能評価

デジタル補聴器 信号処理プロセッサ

非同期式回路  直列演算器

​Keywords

※本研究は岡山県立大学のコンピュータ工学研究室(佐藤研究室)と共同で実施しています.

本研究では,デジタル補聴器用DSPへの応用を前提とした小面積かつ低消費電力な演算器の設計開発を行っています.まず,ヒトの可聴域が20Hz~20kHzと特に低速な点を勘案すると,従来の並列演算器の演算性能は極めて冗長と言えます.そこで本研究では,単一のFAのみを用いて逐次的に演算を行う,いわゆる直列演算器を採用することにより大幅な小面積を図ります.さらに,直列演算器では高速なクロックが必要となりますが,非同期式回路に基づいた制御手法を導入することでクロックを排除し,これに係る消費電力の増大を軽減しています.

非同期式直列演算器を用いたデジタル補聴器用DSPの低消費電力化

近年,高齢化社会の進展による難聴者の増加に伴って,補聴器のニーズが急速に高まっており,特にデジタル信号処理プロセッサ(Digital Signal Processor : DSP)を内蔵したデジタル補聴器が普及しています.しかし,デジタル補聴器に搭載可能な電池には物理的な限界があり,その電池寿命は数日程度に留まっているのが現状です.特にこの種のデジタル補聴器用DSPでは,様々な信号処理を行うために積和演算器を内蔵していますが,これには全加算器(Full Adder : FA)を網羅的に配置した並列演算器が常識的に利用されており,これが消費電力を増大させる要因の一つとなっています.

防犯カメラ HW・SW協調設計

幾何学変換 エッジコンピューティング

​Keywords

※本研究は株式会社システムズナカシマと共同で実施しています.

本研究では,死角のない高機能防犯システムの実現を目指して,複数のカメラから得られた画像を一枚の見下ろし(俯瞰)画像に合成する手法を検討しています.まず,この種の画像合成に必要となる幾何学変換(画像の補正・変形)について,関数近似と漸化式表現により変換原理式を加算のみに帰着した高速化手法を応用し,これを再構成型集積回路(FPGA)によるハードウェア・ソフトウェア協調設計として更なる高速化を図ります.そして,各FPGAで段階的に画像合成を行う,いわゆるエッジコンピューティングの概念を導入することより,システム全体の演算負荷を軽減します.

高速幾何学変換法に基づいた高機能防犯カメラシステムの開発

現在,個人・企業を問わず自己防衛意識が高まっており,防犯カメラのグローバル市場は急速に拡大しています.特に商業施設では,万引き対策のために防犯カメラを積極的に導入していますが,陳列棚などにより完全に死角を排除することは困難であり,日本の万引き被害額は世界第2位に達しています.この問題を解決するためには多数のカメラを配置する必要がありますが,監視対象となる領域(画面)の増加に伴って,人手による不審者の検出では多大な労力を要し,コンピュータによる自動検出でも演算負荷が増大することとなります.

医療技術の発展に伴って,低侵襲性に優れる内視鏡による診断や手術が一般的になりつつあり,現在では全手術件数の半数以上が内視鏡下で実施されています.この種の内視鏡診断で得られた医用画像において,癌病変部における血管の径やその走行異常は重要な所見となります.また,膵臓や胆管に代表される管状臓器においても,その径から算出される狭窄率・分布は病変を特定する上で重要となります.しかしながら,これら医用画像における径の算出とその判断は,医師による主観的な評価のもとで行われているのが現状です.

管状組織を有する医用画像における管径可視化手法の高速化・高精度化

本研究では,医用画像における径の客観的な評価を実現するため,コンピュータを用いた画像処理による血管径の可視化ソフトウェアを開発しています.具体的には,医用画像を構成する各画素について血管壁までの最短径を算出し,その長短に応じて擬似カラーをマッピングすることにより血管径の可視化を実現しています.そして,各種癌に生じる異常な血管走行,膵管および胆管の可視化への応用を図るとともに,リアルタイムな診断を実現するため,グラフィックボード(GPGPU)および再構成型集積回路(FPGA)に基づいた医用画像処理の高速化手法を検討しています.

※本研究は岡山大学病院消化器内科教室と共同で実施しています.

​Keywords

医用画像処理   病変抽出

カラーマッピング GPGPU

現在,情報システムを構成するソフト・ハードウェアは大規模・複雑化の一途を辿っています.その一方で,設計・開発したシステムが所望の動作を行うか否かを確認する検証工程は,想定された条件下での動作確認に留まっている上に,これには多大な時間と労力を費やす必要があります.この問題に対して,システムが取り得る状態を網羅的に探索することにより,エラーを自動的に検出するモデル検査が注目されています.しかし,網羅的な探索という性質上,状態爆発問題が不可避であり,モデル検査はシステム規模の拡大に伴って検証時間が著しく増大するという問題があります.

複数のFPGAを用いたソフトウェア・ハードウェア自動検証手法の高速化

本研究では,再構成型集積回路(FPGA)を用いたモデル検査専用ハードウェアによる高速化について検討を進めています.まず,上述の状態爆発問題については,FPGA内のブロックRAMを動的に利用するとともに,複数のFPGA間で非同期通信を交わすことで大容量かつ高速なメモリ領域を実現します.さらに,モデル検査における状態遷移は二分決定木(BDD)に基づいた論理演算として展開されるため,これと等価な論理回路をFPGA上に構成し,それと状態を保持するレジスタとを併せて順序回路的な構成を採ることにより,1クロック1状態遷移を目指して状態探索の劇的な高速化を図ります.

※本研究は株式会社フォーマルテックと共同で実施しています.

​Keywords

高信頼性システム 形式的検証

モデル検査    二分決定木