top of page
Computer System Engineering Laboratory
計算機システム工学研究室 - 岡山理科大学
現在,CPUをはじめとする集積回路(IC)は大規模・高速化の一途を辿っています.その結果,単一のクロックパルスではクロックスキュー(位相差)の影響が顕著となり,従来の同期式回路による設計手法には限界が近づいています.この問題に対して,構成要素を複数のクロック領域(Clock Domain : CD)に分割し,CD間で非同期的にデータ転送を行うGlobally Asynchronous Locally Synchronous (GALS)システムが注目され ています.特にこの種のGALSシステムの速度性能は,非同期的なデータ転送を担う非同期バスの構成法に強く依存します.
GALS型大規模デジタルシステムにおける非同期バスの高効率化
本研究では,GALSシステムに対する新たな非同期バスの構成法としてリングセグメントバス(Ring Segmented Bus : RSB)を提案しています.RSBでは,環状に接続した非同期バスを複数のバス(セグメント)に分割し,データ転送に係るセグメントのみを動的に接続する形態であり,従来の共有バス型に比して約3倍の速度性能を期待できます.また,これらGALSシステムの動作を確率時限ペトリネットでモデル化した上で,解析的手法とモンテカルロ法を併用することによる高速な性能評価法を提案し,それに基づいた性能評価ツールを開発しています.